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Graphene three-branch junction device (G-TBJ) is a non-conventional device 
that offers promising potential in various application in digital (e.g. logic gates) and 
analog (frequency mixer, etc) circuit. Operation of G-TBJ can be explained by a 
capacitor-based equivalent circuit. However, the proposed equivalent circuit neglects 
other device parameter and properties which can affect the characteristics of G-TBJ. 
The main objective of this project is to investigate other device model consist of 
graphene field effect transistor (G-FET). The feasibility of implementing of 
embedded Verilog-A models to simulate TBJ was assessed. The device simulation is 
performed using Quite Universal Circuit Simulator (QUCS). First, simulation results 
of single G-FET is verified against with result measured from fabricated GFET in 
experiment. Next, simulation is done at TBJ circuit level where two G-FET devices 
are connected at two terminals. Simulation result shows that model which is 
proposed and implemented in verilog-A has produced a close result with experiment 
and simpler device physics formula to describe the operation principle of GFET. 
Thirdly, TBJ is simulated as inverter. The inverter shows voltage gain of 0.0065 at 











Graphene tiga cawangan peranti persimpangan (GTBJ) adalah peranti bukan 
konvensional yang menawarkan potensi yang cerah dalam pelbagai aplikasi dalam 
digital (contohnya litar logik) dan analog (frekuensi mixer) litar. Operasi GTBJ dapat 
dijelaskan oleh litar setara berasaskan kapasitor. Walau bagaimanapun, litar setara 
yang dicadangkan mengabaikan parameter peranti dan parameter lain yang boleh 
memberi kesan kepada ciri-ciri GTBJ. Objektif utama projek ini adalah untuk 
menyiasat model peranti lain terdiri daripada graphene kesan medan transistor 
(GFET). Kemungkinan melaksanakan model Verilog-A untuk mensimulasikan TBJ 
yang dinilai. Simulasi peranti dilakukan dengan menggunakan Quite universal circuit 
simulator (QUCS). Pertama, keputusan simulasi tunggal GFET disahkan dengan 
keputusan diukur mengukur peranti GFET dalam eksperimen. Seterusnya, simulasi 
dilakukan di peringkat litar TBJ mana dua peranti G-FET disambungkan pada dua 
terminal. Keputusan simulasi menunjukkan bahawa model yang dicadangkan dan 
dilaksanakan dengan verilog-A adalah rapat dengan eksperimen dan lebih ringkas 
untuk formula fizik peranti untuk menggambarkan prinsip pengendalian GFET. 
Ketiga, TBJ disimulasi sebagai inverter. Inverter tersebut menunjukkan inverter 
gandaan voltan daripada 0.0065 pada bekalan volt 0.1V. 
